һ���忨����
�忨����TI TMS320C6678 DSP��XCVU9P������FPGA��F(xi��n)PGA����4ƬAD9361 �o�����l����(g��u)��8ݔ��8ݔ���ğo��MIMOƽ�_���S����FPGA�YԴ��8��DSP���㷨��C����̖̎���ṩ����������
�������g(sh��)ָ��
�� �忨���Զ��x�Y(ji��)��(g��u)���忨��С332mmx260mm;
�� FPGA����Xilinx Virtex UltralSCALE+ ϵ��оƬ XCVU9P;
�� ���d4·QSPF28+��ÿ·��(sh��)��(j��)����40Gbps��100Gbps������RDB�B������;
�� DSP̎��������TI 8��̎����TMS320C6678;
�� DSP ���һ�M64-bit DDR3�w������?c��)��?GB����(sh��)��(j��)����1333Mb/s;
�� DSP ����EMIF16 NorFlash���dģʽ��NorFlash����32MB;
�� DSP ���һ·ǧ����̫�W(w��ng)1000BASE-T;
�� FPGA�cDSP֮�gͨ�^RapidIO x4��(li��n)��
�� 4ƬAD9361ָ�ˣ�1. ���l�l�ʣ�70MHz~6GHz�� ADC/DAC�ɼ���12λ�� ˲�r������56MHz�� RFƥ����裺50�W������ͬԴ�r犣�AD9516ݔ������
����ܛ��
�� CFPGA ���d�yԇ���a��
�� CFPGA���Դ���r犡���(f��)λ�ȿ��Ɯyԇ���a��
�� CFPGA����SPI/GPIO�Ƚӿڜyԇ���a��
�� DSP����Flash���d�yԇ���a��
�� DSP����DDR3�ӿڜyԇ���a��
�� DSP�W(w��ng)�ڲ��֜yԇ���a��
�� DSP�cFPGA֮�gSRIO�yԇ���a��
�� DSP����SPI/IIC/GPIO�ӿڜyԇ���a��
�� XCVU9P����BPI���d�yԇ���a��
�� XCVU9P����QSFP+�yԇ���a��
�� XCVU9P����AD9361�ӿڜyԇ���a��
�ġ���������
�� �����ضȣ��̘I(y��)�� 0�桫+55�棬���I(y��)��-40�桫+85�棻
�� ������ȣ�10%��80%��
�塢���Ҫ��:
�� ֱ���Դ��늣������100W��
�� ���늉���12V/10A��
�� �Դ�y������10%��
������(y��ng)���I(l��ng)��
���ٔ�(sh��)��(j��)�ɼ����o��ͨ�š�
| 
